ACTION : Circuits cellulaires Responsable : Patrick GARDA
LISIF - Groupe SYEL - Equipe : Capteurs intelligents
	Accueil  Comment venir ?  Axes de recherche  Membres   Permanents   Doctorants   Stagiaires  Partenaires   Industrie   Université   Enseignement  Documents   Publications   Thèses   Télécharger  Stages & Thèses   Anciens   Thèses proposées   Stages proposés  Equipe    Architectures  Embarquées  Equipe  Capteurs    Intelligents  Equipe  Systèmes de   Télécommunications
			Permanents  Patrick Garda  Bertrand Granado Doctorants et stagiaires  Fabrice Paillet   Dates Début : Septembre 1995 Fin      : Septembre 2001 Objectifs Etude des circuits cellulaires pour le traitement des images : très faible consommation très forte intégration Travaux réalisés Résultats obtenus Publications   3 Articles dans des revues   1 Contribution à un ouvrage   2 Conférences invitées 10 Communications avec actes   2 Brevets   1 Thèse
		Travaux effectués Trois études sur les rétines électroniques ont été menées de 1997 à 2001. Une première étude a abouti à deux générateurs aléatoires électroniques originaux pour les rétines stochastiques: l'un basé sur des automates cellulaires de dimension 1 ou 2, en collaboration avec l'IEF, et l'autre basé sur des circuits chaotiques, en collaboration avec l'Université de Tohoku.
	Une seconde étude a débouché sur une architecture cellulaire pour le traitement des images produites par un capteur distribué dans une matrice de microactionneurs. Ce microsystème intelligent a été développé dans le cadre de la thèse de Yoshio Mita (soutenue en février 2000), chercheur du LIMMS (Pr. Fujita à l'Université de Tokyo), en collaboration avec A. Kaiser et D. Collard de l'ISEN-IEMN. Le LIS a contribué à l'étude d'algorithmes cellulaires (participation de M. Milgram), à l'architecture du circuit et du démonstrateur, qui a été réalisé et validé. Une troisième étude a porté sur la conception d'une rétine déterministe reconfigurable pour le traitement d'images de bas niveau, effectuée au DGA/GIP dans le cadre de la thèse de F. Paillet. Une architecture originale a été proposée et un démonstrateur de taille 128 x 128 a été réalisé en CMOS 0,7 µm. Un banc de mise en œuvre et a été réalisé et exploité pour analyser les performances et les capacités algorithmiques de la rétine.